2026年までに50%の高速化を目標としている. 日本のラプターズは,2nmのチップデザインを高速化するためのAIツールを公開した. Japan’s Rapidus unveils AI tools to speed 2nm chip design, targeting 50% faster development by 2026.

日本政府の支援を受けたチップメーカーであるRapidusは,2nmチップの開発を加速するために,新しいRapidus AI-Agentic Design Solutionの下でAI駆動設計ツールを導入しました. Rapidus, Japan’s government-backed chipmaker, has introduced AI-powered design tools under its new Rapidus AI-Agentic Design Solution to accelerate 2nm chip development. 2026年に発売に設定されたツールには,ラデスジェネレータとレイダス予測器を含むが,これにはデザイン仕様を最適化されたコードに改める大型言語モデルや,性能,エリア計などが用いられている. The tools, set for release in 2026, include Raads Generator and Raads Predictor, which use large language models to convert design specs into optimized code and estimate power, performance, and area metrics. 既存のEDAプラットフォームと統合したときは,デザイン時間を50%削減し,コストを30%下げることを目指す. When integrated with existing EDA platforms, they aim to cut design time by 50% and reduce costs by 30%. 同社はまた,自動材料処理と2nmゲートの全面プロトタイピングを実施し,試作品フューチャーの電気テストを成功させた後,IIM-1の発見も進めている. The company is also advancing its IIM-1 foundry, with automated material handling and 2nm gate-all-around prototyping underway, following successful electrical testing of prototype wafers.